Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Log inSign up
Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Blog
Job Board
Q3AS

© 2026 Aqora Quantum S.A.S.

TermsPrivacyLegal Notice

The Journal of Advanced Navigation Technology

다치양자논리에 의한 다중제어 Toffoli 게이트의 실현

박동영

Published Jan 1, 2012• 0 citations
OpenAlex

Abstract

다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의 작은 MCT 게이트 합성 방법보다 원시 게이트 수와 게이트 지연을 상당량 줄일 수 있음을 보였다.

Related papers

Sequential Gate Merging Technique for Accelerating Quantum Circuit Simulation

Seungwoo Choi, Enhyeok Jang, Young‐Min Kim +1 more

양자 회로 시뮬레이션은 양자 하드웨어 및 소프트웨어의 검증에 필수적인 역할을 한다. 양자 회로 시뮬레이션은 초기 양자 상태를 나타내는 벡터에 주어진 양자 회로 내의 게이트들에 대응되는 행렬 연산을 순차적으로 수행하는 과정으로 이루어진다. 이 때, 더 빠르고 효율적인 시뮬레이션을 위해 인접한 게이트들을 병합하여 더 큰 게이트로 변환한 뒤 한 번에 연산을 수행하는 게이트 병합 기법이 활용된다. 최신 양자 회로 시뮬레이터인 Qulacs는 회로 내에 모든 양자 게이트 쌍에 대해 두 게이트의 인접 가능성을 확인한 후, 사용자로부터 입력받은 값을 기준으로 특정 블록 사이즈 이하의 Target 큐비트 개수를 가지는 게이트로 병합하는 기법을 제공한다. 하지만 이런 식으로 단일 블록 사이즈를 사용한 게이트 병합 기법은 조건을 만족하는 게이트들을 너무 빠르게 병합해 버리기 때문에, 이후 게이트들에서 더 나은 병합 기회를 놓칠 가능성이 크다는 한계가 있다. 이를 개선하기 위해 우리는 블록 사이즈를 점진적으로 늘려 가며 게이트 최적화를 적용하는 순차적 게이트 병합 기법을 제안한다. 이 기법을 사용하면 게이트들이 점진적으로 병합되어 최종적으로 더 적은 수의 병합된 게이트로 회로 시뮬레이션이 가능해진다. 제안된 순차적 게이트 병합 기법을 MQT benchmark 회로들에 적용한 결과, 평균적으로 Qulacs의 최고 성능 대비 29.9%의 시뮬레이션 속도 향상을 달성할 수 있음을 보였다.

Journal of the Institute of Electronics and Information Engineers•Mar 31, 2025•0 citations

Gate Cost Reduction Policy for Direct Irreversible-to-Reversible Mapping Method without Reversible Embedding

Dong-Young Park, Yeon-Man Jeong

1980년 Toffoli 가역게이트 출현 이후 지난 30년 간 적당한 함수 상에 가역 임베딩을 하는 많은 가역회로 합성법들이 발표되어 오는 동안 소수의 논문만이 가역 임베딩 없이 직접적인 비가역-가역 회로 매핑 방법을 채택해 왔다. 본 논문에서는 가역 임베딩 없는 직접적 가역 매핑에 대한 효과적인 게이트비용 절감 정책을 개발하였다. 새로운 비용절감 정책을 개발하기 위해 고전회로에서 NOT 게이트 배치에 따른 Toffoli 모듈 비용의 영향을 고찰하고, 이것을 기초로 하여 고전적 AND(OR)게이트에 대한 반전입력 추가가 가역 Toffoli 모듈의 비용을 증가(감소)시킨다-라는 고전 게이트 반전입력 수와 가역 Toffoli 모듈 비용 사이의 반비례적 성질을 이끌어내었다. 직접적 가역 매핑에 선행한 반전입력 재배치 정책은 현존하는 팬-아웃 및 슈퍼셀 정책들과 병행할 경우에 가역 Toffoli 모듈의 비용과 복잡성을 개선할 수 있는 효과적인 방법이다. For the last three decades after the advent of the Toffoli gate in 1980, while many reversible circuit syntheses have been presented reversible embedding methods onto suitable reversible functions, only a few proposed direct irreversible-to-reversible mapping methods without reversible embedding. In this paper we present two effective policies to reduce the gate cost and complexity for the existing direct reversible mapping methods without reversible embedding. In order to develop new cost reduction policies we consider the cost influence of Toffoli module according to NOT gate arrangement in classical circuits. From this we deduced an inverse proportional property between inverting input numbers of classical AND/OR gates and reversible Toffoli module cost based on a fact - the inverting inputs of classical AND(OR) gates increase(decrease) the Toffoli module cost. We confirm the applications of the inverting input rearrangement and maximum fan-out policies preceding direct reversible mapping will be effective method to improve the reversible Toffoli module cost and complexity with the parallel using of the fan-out and supercell ones.

The Journal of the Korea institute of electronic communication sciences•Nov 30, 2014•2 citations

다치양자논리에 의한 다중제어 Toffoli 게이트의 실현

Dong-Young Park

•Feb 1, 2012•0 citations

NCV-｜v₁ 〉라이브러리를 이용한 Mixed-Polarity MCT 게이트 실현

박동영, 정연만

최근 들어 양자 논리 회로의 저비용 실현 가능성을 가진 NCV-｜v₁ 〉라이브러리라 불리는 새로운 종류의 양자 게이트가 주목을 받고 있다. NCV-｜v₁ 〉MCT 게이트는 입력부에 타깃 입력을 제어하는 CV-｜v₁ 〉 게이트와 정크 비트 제거를 위한 수반 게이트의 종속 AND 구조를 갖는다. 본 논문은 NCV-｜v₁ 〉라이브러리에 대응하는 대칭적 쌍대 특성을 갖는 NCV+-｜v₁ 〉라이브러리라 불리는 새로운 게이트를 제안한다. 새로운 NCV+-｜v₁ 〉 라이브러리는 특정 조건에서 OR 논리로 작동한다. NCV-｜v₁ 〉라이브러리와 NCV+-｜v₁ 〉라이브러리를 함께 사용하면 MPMCT 게이트와 SOP 및 POS형 양자논리 회로의 저비용 실현이 가능하며, 순방향과 역방향 연산에 대한 상이한 연산 속성 때문에 듀얼 게이트 성질이 기대된다.

The Journal of the Korea institute of electronic communication sciences•Jan 1, 2016•0 citations

Realization of Multiple-Control Toffoli gate based on Mutiple-Valued Quantum Logic

Dong-Young Park

다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의 작은 MCT 게이트 합성 방법보다 원시 게이트 수와 게이트 지연을 상당량 줄일 수 있음을 보였다. Multiple-control Toffoli(MCT) gates are macro-level multiple-valued gates needing quantum technology dependent primitive gates, and have been used in Galois Field sum-of-product (GFSOP) based synthesis of quantum logic circuit. Reversible logic is very important in quantum computing for low-power circuit design. This paper presents a reversible GF4 multiplier at first, and GF4 multiplier based quaternary MCT gate realization is also proposed. In the comparisons of MCT gate realization, we show the proposed MCT gate can reduce considerably primitive gates and delays in contrast to the composite one of the smaller MCT gates in proportion to the multiple-control input increase.

The Journal of Advanced Navigation Technology•Feb 29, 2012•2 citations

Comparative Analysis of Quantum Computing Performance Analysis Methods

Duwon Lee, Byung-Soo Choi

양자 컴퓨팅은 양자역학적 특성을 이용한 신개념 컴퓨팅을 의미한다. 양자 컴퓨팅과 관련한 연구개발은 크게 활용기술 개발과 구현 기술 개발로 구분되며, 다양한 활용기술과 구현 기술이 제안되고 있다. 현재까지 다양한 구현 기술이 제안되고 있으나, 실제로 비트 컴퓨팅의 한계를 뛰어넘기 위해서는 다양한 기술적 이슈들이 해결되어야 한다. 이 과정에서 양자 컴퓨팅의 성능에 영향을 끼치는 모든 구성 요소들에 대한 기능적, 성능적 요구 수준을 명확히 분석하는 것이 매우 중요하다. 이에 따라, 양자 컴퓨팅 성능 평가 기술 연구개발도 최근 급격한 관심을 받고 있다. 관련하여 이미 다수의 양자 컴퓨팅 성능 평가 기술이 개발되었으나, 양자 컴퓨팅 시스템의 모든 구성요소 중 일부분을 주로 다루고 있거나 혹은 분석 가능 수준이 제한되는 한계점이 지적되고 있다. 이에 양자 컴퓨팅 성능 평가 기술들을 체계적으로 비교 분석하는 것이 중요하다. 본 연구에서는 이를 달성하기 위하여 최초로 양자 컴퓨팅 풀 스택 구조 관점에서 분석하는 기술을 적용한다. 다음으로 양자 컴퓨팅 성능 평가 기술들을 양자 컴퓨팅 계산 성능 지표 범위(계산 시간 등)와 도출 능력(분석 시간 등) 측면에서 체계적으로 비교하였다. 결론적으로 본 연구를 통해 양자 컴퓨팅 성능 평가 기술은 아직까지는 풀 스택 구조를 모두 분석하지 못하고 있으며, 분석 기술 측면에서 해결해야 할 기술적 이슈가 많음을 확인하였다. 이를 통해 최종적으로 향후 지향해야 하는 연구개발 방향성을 제시한다.

Journal of the Institute of Electronics and Information Engineers•Mar 31, 2024•0 citations
다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의 작은 MCT 게이트 합성 방법보다 원시 게이트 수와 게이트 지연을 상당량 줄일 수 있음을 보였다.
양자 회로 시뮬레이션은 양자 하드웨어 및 소프트웨어의 검증에 필수적인 역할을 한다. 양자 회로 시뮬레이션은 초기 양자 상태를 나타내는 벡터에 주어진 양자 회로 내의 게이트들에 대응되는 행렬 연산을 순차적으로 수행하는 과정으로 이루어진다. 이 때, 더 빠르고 효율적인 시뮬레이션을 위해 인접한 게이트들을 병합하여 더 큰 게이트로 변환한 뒤 한 번에 연산을 수행하는 게이트 병합 기법이 활용된다. 최신 양자 회로 시뮬레이터인 Qulacs는 회로 내에 모든 양자 게이트 쌍에 대해 두 게이트의 인접 가능성을 확인한 후, 사용자로부터 입력받은 값을 기준으로 특정 블록 사이즈 이하의 Target 큐비트 개수를 가지는 게이트로 병합하는 기법을 제공한다. 하지만 이런 식으로 단일 블록 사이즈를 사용한 게이트 병합 기법은 조건을 만족하는 게이트들을 너무 빠르게 병합해 버리기 때문에, 이후 게이트들에서 더 나은 병합 기회를 놓칠 가능성이 크다는 한계가 있다. 이를 개선하기 위해 우리는 블록 사이즈를 점진적으로 늘려 가며 게이트 최적화를 적용하는 순차적 게이트 병합 기법을 제안한다. 이 기법을 사용하면 게이트들이 점진적으로 병합되어 최종적으로 더 적은 수의 병합된 게이트로 회로 시뮬레이션이 가능해진다. 제안된 순차적 게이트 병합 기법을 MQT benchmark 회로들에 적용한 결과, 평균적으로 Qulacs의 최고 성능 대비 29.9%의 시뮬레이션 속도 향상을 달성할 수 있음을 보였다.
1980년 Toffoli 가역게이트 출현 이후 지난 30년 간 적당한 함수 상에 가역 임베딩을 하는 많은 가역회로 합성법들이 발표되어 오는 동안 소수의 논문만이 가역 임베딩 없이 직접적인 비가역-가역 회로 매핑 방법을 채택해 왔다. 본 논문에서는 가역 임베딩 없는 직접적 가역 매핑에 대한 효과적인 게이트비용 절감 정책을 개발하였다. 새로운 비용절감 정책을 개발하기 위해 고전회로에서 NOT 게이트 배치에 따른 Toffoli 모듈 비용의 영향을 고찰하고, 이것을 기초로 하여 고전적 AND(OR)게이트에 대한 반전입력 추가가 가역 Toffoli 모듈의 비용을 증가(감소)시킨다-라는 고전 게이트 반전입력 수와 가역 Toffoli 모듈 비용 사이의 반비례적 성질을 이끌어내었다. 직접적 가역 매핑에 선행한 반전입력 재배치 정책은 현존하는 팬-아웃 및 슈퍼셀 정책들과 병행할 경우에 가역 Toffoli 모듈의 비용과 복잡성을 개선할 수 있는 효과적인 방법이다. For the last three decades after the advent of the Toffoli gate in 1980, while many reversible circuit syntheses have been presented reversible embedding methods onto suitable reversible functions, only a few proposed direct irreversible-to-reversible mapping methods without reversible embedding. In this paper we present two effective policies to reduce the gate cost and complexity for the existing direct reversible mapping methods without reversible embedding. In order to develop new cost reduction policies we consider the cost influence of Toffoli module according to NOT gate arrangement in classical circuits. From this we deduced an inverse proportional property between inverting input numbers of classical AND/OR gates and reversible Toffoli module cost based on a fact - the inverting inputs of classical AND(OR) gates increase(decrease) the Toffoli module cost. We confirm the applications of the inverting input rearrangement and maximum fan-out policies preceding direct reversible mapping will be effective method to improve the reversible Toffoli module cost and complexity with the parallel using of the fan-out and supercell ones.
최근 들어 양자 논리 회로의 저비용 실현 가능성을 가진 NCV-｜v₁ 〉라이브러리라 불리는 새로운 종류의 양자 게이트가 주목을 받고 있다. NCV-｜v₁ 〉MCT 게이트는 입력부에 타깃 입력을 제어하는 CV-｜v₁ 〉 게이트와 정크 비트 제거를 위한 수반 게이트의 종속 AND 구조를 갖는다. 본 논문은 NCV-｜v₁ 〉라이브러리에 대응하는 대칭적 쌍대 특성을 갖는 NCV+-｜v₁ 〉라이브러리라 불리는 새로운 게이트를 제안한다. 새로운 NCV+-｜v₁ 〉 라이브러리는 특정 조건에서 OR 논리로 작동한다. NCV-｜v₁ 〉라이브러리와 NCV+-｜v₁ 〉라이브러리를 함께 사용하면 MPMCT 게이트와 SOP 및 POS형 양자논리 회로의 저비용 실현이 가능하며, 순방향과 역방향 연산에 대한 상이한 연산 속성 때문에 듀얼 게이트 성질이 기대된다.
다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의 작은 MCT 게이트 합성 방법보다 원시 게이트 수와 게이트 지연을 상당량 줄일 수 있음을 보였다. Multiple-control Toffoli(MCT) gates are macro-level multiple-valued gates needing quantum technology dependent primitive gates, and have been used in Galois Field sum-of-product (GFSOP) based synthesis of quantum logic circuit. Reversible logic is very important in quantum computing for low-power circuit design. This paper presents a reversible GF4 multiplier at first, and GF4 multiplier based quaternary MCT gate realization is also proposed. In the comparisons of MCT gate realization, we show the proposed MCT gate can reduce considerably primitive gates and delays in contrast to the composite one of the smaller MCT gates in proportion to the multiple-control input increase.
양자 컴퓨팅은 양자역학적 특성을 이용한 신개념 컴퓨팅을 의미한다. 양자 컴퓨팅과 관련한 연구개발은 크게 활용기술 개발과 구현 기술 개발로 구분되며, 다양한 활용기술과 구현 기술이 제안되고 있다. 현재까지 다양한 구현 기술이 제안되고 있으나, 실제로 비트 컴퓨팅의 한계를 뛰어넘기 위해서는 다양한 기술적 이슈들이 해결되어야 한다. 이 과정에서 양자 컴퓨팅의 성능에 영향을 끼치는 모든 구성 요소들에 대한 기능적, 성능적 요구 수준을 명확히 분석하는 것이 매우 중요하다. 이에 따라, 양자 컴퓨팅 성능 평가 기술 연구개발도 최근 급격한 관심을 받고 있다. 관련하여 이미 다수의 양자 컴퓨팅 성능 평가 기술이 개발되었으나, 양자 컴퓨팅 시스템의 모든 구성요소 중 일부분을 주로 다루고 있거나 혹은 분석 가능 수준이 제한되는 한계점이 지적되고 있다. 이에 양자 컴퓨팅 성능 평가 기술들을 체계적으로 비교 분석하는 것이 중요하다. 본 연구에서는 이를 달성하기 위하여 최초로 양자 컴퓨팅 풀 스택 구조 관점에서 분석하는 기술을 적용한다. 다음으로 양자 컴퓨팅 성능 평가 기술들을 양자 컴퓨팅 계산 성능 지표 범위(계산 시간 등)와 도출 능력(분석 시간 등) 측면에서 체계적으로 비교하였다. 결론적으로 본 연구를 통해 양자 컴퓨팅 성능 평가 기술은 아직까지는 풀 스택 구조를 모두 분석하지 못하고 있으며, 분석 기술 측면에서 해결해야 할 기술적 이슈가 많음을 확인하였다. 이를 통해 최종적으로 향후 지향해야 하는 연구개발 방향성을 제시한다.