разработан эффективный алгоритм декодирования суммы произведений (MSPA), который не только сокращает задержку критического пути, но и улучшает использование аппаратных средств и пропускную способность декодера при сохранении погрешности алгоритма декодирования. Алгоритм min-sum (MS) и его варианты заменяют сложные вычисления контрольных узлов (CN) в SPA простыми операциями сложения и сравнения, но это приводит к потере производительности до 1 дБ по сравнению с SPA для более высоких длин кодовых слов, кодовых скоростей и степеней узла. Представлены три полностью параллельные архитектуры низкоплотностного декодера, основанные на структуре проекционной геометрии (PG) полей Галуа LDPC-кодов. Эти конструкции отличаются архитектурами битового узла (BN) и контрольного узла (CN). Схема 9-битного квантования с фиксированной точкой используется для достижения лучшей производительности при исправлении ошибок. Другим значительным вкладом этой работы является конвейеризация предлагаемых архитектур декодера для дальнейшего повышения общей пропускной способности. Эти параллельные и конвейерные архитектуры реализованы для 73-битных (скорость 0,616) и 1057-битовых (скорость 0,769) кодов PG-LDPC с регулярной структурой на программируемой логической интегральной схеме (ПЛИС) Xilinx Virtex-6 LX760. Предлагаемые конструкции также являются гибкими с точки зрения квантования, степени узла, коэффициента параллельности и длины кодового слова this paper develops an efficient sum-of-products (MSPA) decoding algorithm that not only reduces the critical path delay, but also improves hardware utilization and decoder throughput while maintaining decoding algorithm error. The min-sum (MS) algorithm and its variants replace the complex control node (CN) calculations in SPA with simple addition and comparison operations, but this results in a performance loss of up to 1 dB compared to SPA for higher codeword lengths, code rates, and powers node. Three fully parallel low-density decoder architectures based on the projection geometry (PG) structure of the Galois fields of LDPC codes are presented. These designs differ in bit node (BN) and control node (CN) architectures. A 9-bit fixed-point quantization scheme is used to achieve better error correction performance. Another significant contribution of this work is the pipelining of proposed decoder architectures to further improve overall throughput. These parallel and pipelined architectures are implemented for 73-bit (rate 0.616) and 1057-bit (rate 0.769) regular structure PG-LDPC codes on the Xilinx Virtex-6 LX760 field-programmable logic integrated circuit (FPGA). The proposed designs are also flexible in terms of quantization, node degree, parallelism factor, and codeword length
разработан эффективный алгоритм декодирования суммы произведений (MSPA), который не только сокращает задержку критического пути, но и улучшает использование аппаратных средств и пропускную способность декодера при сохранении погрешности алгоритма декодирования. Алгоритм min-sum (MS) и его варианты заменяют сложные вычисления контрольных узлов (CN) в SPA простыми операциями сложения и сравнения, но это приводит к потере производительности до 1 дБ по сравнению с SPA для более высоких длин кодовых слов, кодовых скоростей и степеней узла. Представлены три полностью параллельные архитектуры низкоплотностного декодера, основанные на структуре проекционной геометрии (PG) полей Галуа LDPC-кодов. Эти конструкции отличаются архитектурами битового узла (BN) и контрольного узла (CN). Схема 9-битного квантования с фиксированной точкой используется для достижения лучшей производительности при исправлении ошибок. Другим значительным вкладом этой работы является конвейеризация предлагаемых архитектур декодера для дальнейшего повышения общей пропускной способности. Эти параллельные и конвейерные архитектуры реализованы для 73-битных (скорость 0,616) и 1057-битовых (скорость 0,769) кодов PG-LDPC с регулярной структурой на программируемой логической интегральной схеме (ПЛИС) Xilinx Virtex-6 LX760. Предлагаемые конструкции также являются гибкими с точки зрения квантования, степени узла, коэффициента параллельности и длины кодового слова this paper develops an efficient sum-of-products (MSPA) decoding algorithm that not only reduces the critical path delay, but also improves hardware utilization and decoder throughput while maintaining decoding algorithm error. The min-sum (MS) algorithm and its variants replace the complex control node (CN) calculations in SPA with simple addition and comparison operations, but this results in a performance loss of up to 1 dB compared to SPA for higher codeword lengths, code rates, and powers node. Three fully parallel low-density decoder architectures based on the projection geometry (PG) structure of the Galois fields of LDPC codes are presented. These designs differ in bit node (BN) and control node (CN) architectures. A 9-bit fixed-point quantization scheme is used to achieve better error correction performance. Another significant contribution of this work is the pipelining of proposed decoder architectures to further improve overall throughput. These parallel and pipelined architectures are implemented for 73-bit (rate 0.616) and 1057-bit (rate 0.769) regular structure PG-LDPC codes on the Xilinx Virtex-6 LX760 field-programmable logic integrated circuit (FPGA). The proposed designs are also flexible in terms of quantization, node degree, parallelism factor, and codeword length
Информация, представленная в данной статье, направлена на уменьшение вычислительной сложности при моделировании помехоустойчивого декодера, работающего по алгоритму MIN-SUM. Основное внимание в представленной работе уделяется модификациям проверочной матрицы, в которых улучшена производительность декодирования с пониженной вычислительной сложностью. Слабым местом общепринятой модели является повышенное требование к объему памяти и вычислительная сложность. Модификации в алгоритме могут улучшить его показатели при разработке аппаратной архитектуры NB-LDPC-декодера. Приведен анализ производительности модифицированных матриц контроля по четности с точки зрения коэффициента битовых ошибок (BER) для длины кода стандарта IEEE 802.11n и 504. Описан вычислительный анализ модифицированных матриц контроля по четности. Предложен анализ эффективности нижней диагональной матрицы контроля четности (НДМ) и на основе двойной диагональной матрицы контроля четности (ДДМ) анализируются BER графиков и также оцениваются вычислительные сложности. Количество вычислений значительно меньше в НДМ по сравнению с другими матрицами. НДМ подходит для умеренной производительности декодирования с меньшей сложностью вычислений и на основе ДДМ структур. Предложенные модификации применимы для улучшения производительности декодирования с компромиссом по вычислительной сложности The information presented in this article is aimed at reducing the computational complexity of modeling a noise-tolerant decoder using the MIN-SUM algorithm. The main attention is paid to the modifications of the test matrix, in which the decoding performance is improved with reduced computational complexity. The weak point of the generally accepted model is the increased memory requirement and computational complexity. Modifications to the algorithm can improve its performance when developing the hardware architecture of a NB-LDPC decoder. In this paper, we analyze the performance of modified parity control matrices in terms of the bit error rate (BER) for the code length of the IEEE 802.11 n and 504 standards. We describe a computational analysis of modified parity-based control matrices. We give an analysis of the effectiveness of the lower diagonal parity matrix (NDM), and based on the double diagonal parity matrix (DDM), we analyzed the BER of graphs and estimated computational complexity. The number of calculations is significantly less in the NDM compared to other matrices. NDM is suitable for moderate decoding performance with less computational complexity and based on DDM structures. The proposed modifications are applicable to improve the performance of de-coding with a compromise on computational complexity
Aналитический подход к определению оптимальной функции постобработки для минимальной операции в алгоритме MIN-SUM, ранее полученный для обычных кодов проверки на четность с низкой плотностью (LDPC-коды), распространяется на нерегулярные коды LDPC. Оптимальное выражение постобработки для нестандартного случая варьируется от одного контрольного узла к другому, а также от одной итерации к следующей. Для практического использования необходимо аппроксимировать эту оптимальную функцию. В отличие от обычного случая, когда можно было бы использовать уникальную функцию постобработки на протяжении всего процесса декодирования без потери производительности битовых ошибок, для нерегулярных кодов критически важно варьировать постобработку от одной итерации к следующей, чтобы добиться хорошей производительности. С использованием этого подхода было выявлено, что качество битовых ошибок от алгоритма распространения доверия соответствует улучшению на 1 дБ по сравнению с MIN-SUM алгоритмом без постобработки. Сначала будет представлен обзор подхода и представлена аналитическая основа для оптимальной постобработки. Далее будет представлена оптимальная функция постобработки для нерегулярных кодов и обсуждены возможные упрощения. И наконец, показаны результаты моделирования и преимущества аппроксимации We extended an analytical approach to determining the optimal post-processing function for the minimum operation in the MIN-SUM algorithm, previously obtained for conventional low density parity check codes (LDPC codes), to irregular LDPC codes. The optimal post-processing expression for the non-standard case varies from one control node to another, as well as from one iteration to the next. For practical use, it is necessary to approximate this optimal function. Unlike the usual case where one could use a unique post-processing function throughout the entire decoding process without sacrificing bit code performance, it is critical for irregular codes to distinguish post-processing from one iteration to the next in order to achieve good performance. Using this approach, we found that the quality of bit errors from the trust algorithm corresponds to an improvement of 1 level compared to the MIN-SUM algorithm without post-processing. First, we provide an overview and analytical framework for optimal post-processing. Then, we present the optimal post-processing function for irregular codes and discuss possible simplifications. Finally, we show the simulation results and the benefits of the approximation
предлагается многоуровневый декодер для декодирования квазициклических низкоплотностных кодов с несколькими ребрами (QC−LDPC) с использованием графического процессора (ГП) в системах квантового распределения ключей с непрерывной переменной (НПКРК). Коды с контролем четности низкой плотности обладают отличными характеристиками исправления ошибок и широко применяются в различных системах связи. Ключевое ограничение, которое приводит к низкой скорости декодирования, связано с тем фактом, что успешное декодирование при очень низком отношении сигнал/шум требует большого числа итераций. Поэтому здесь для ускорения сходимости декодирования используется алгоритм многоуровневого распространения доверия (BP). Однако пропускная способность декодирования во время постобработки является одним из основных препятствий, возникающих в системе квантового распределения ключей с непрерывной переменной. Исходя из этой проблемы, предлагается провести оптимизацию методов хранения, которые непосредственно имеют связь с матрицей проверки четности. Оптимизация заключается в объединение подматриц, не имеющих связей между собой, и проведение параллельного декодирования некоторого количество кодовых слов с применением GPU. Для верификации методики было проведено моделирование. В ходе моделирования получены данные, демонстрирующие, что усредненная скорость процедуры декодирования LDPC-кода с тремя типичными кодовыми скоростями, т.е. 0,15, 0,06 и 0,03, достигает 57,12 Мбит/с, 48,25 Мбит/с и 35,51 Мбит/с, соответственно, при одновременном декодировании 128 кодовых слов длиной 106 без преждевременного завершения A multilevel decoder is proposed for decoding quasi-cyclic low-density multi-edge codes (QC-LDPC) using a graphics processor (GPU) in continuous variable quantum key distribution systems (NPCRCS). Low-density parity codes have excellent error correction characteristics and are widely used in various communication systems. The key limitation that leads to a low decoding rate is due to the fact that successful decoding at a very low signal-to-noise ratio requires a large number of iterations. Therefore, the multilevel Trust Propagation (BP) algorithm is used here to accelerate decoding convergence. However, the decoding bandwidth during postprocessing is one of the main obstacles encountered in a continuous variable quantum key distribution system. Based on this problem, it is proposed to optimize storage methods that are directly related to the parity check matrix. Optimization consists in combining submatrices that have no connections with each other and conducting parallel decoding of a certain number of code words using the GPU. A simulation was carried out to verify the methodology. During the simulation, data were obtained demonstrating that the average speed of the LDPC decoding procedure with three typical code speeds, i.e. 0.15, 0.06 and 0.03, reaches 57.12 Mbit/s, 48.25 Mbit/s and 35.51 Mbit/s, respectively, with simultaneous decoding of 128 code words with a length of 106 without premature completion
В настоящее время глубокое обучение как актуальное направление исследований дало плодотворные результаты в области обработки естественного языка, распознавания и генерации графов, например, ChatGPT и Sora. Объединение глубокого обучения с алгоритмами декодирования для канального кодирования также постепенно становится актуальным направлением исследований в области связи. В этой статье мы используем глубокое обучение для улучшения адаптивного алгоритма экспоненциальной минимальной суммы (AEMS) для LDPC-кодов. Во-первых, мы расширяем итеративную процедуру декодирования между контрольными узлами (CNs) и переменными узлами (VNs) в алгоритме декодирования AEMS в сеть распространения с прямой передачей, основанную на графе Таннера, полученном из H-матрицы LDPC-кодов. Во-вторых, для повышения эффективности обучения модели и снижения вычислительной сложности мы присваиваем одинаковый весовой коэффициент всей краевой информации в каждой итерации сети декодирования AEMS, что снижает вычислительную сложность и гарантирует эффективность декодирования, и мы называем ее общей нейронной сетью декодирования AEMS (SNAEMS). Результаты моделирования показывают, что производительность декодирования предложенной сети декодирования SNAEMS превосходит производительность обычного декодера AEMS, а коэффициент усиления кодирования постепенно увеличивается по мере увеличения длины кода. Currently, deep learning, as a hot research direction, has yielded fruitful research results in natural language processing and graph recognition and generation, such as ChatGPT and Sora. Combining deep learning with decoding algorithms for channel coding has also gradually become a research hotspot in the field of communication. In this paper, we use deep learning to improve the adaptive exponential min sum (AEMS) algorithm for LDPC codes. Initially, we extend the iterative decoding procedure between check nodes (CNs) and variable nodes (VNs) in the AEMS decoding algorithm into a feedforward propagation network based on the Tanner graph derived from the H matrix of LDPC codes. Second, in order to improve the model training efficiency and reduce the computational complexity, we assign the same weight factor to all the edge information in each iteration of the AEMS decoding network, which reduces the computational complexity while guaranteeing the decoding performance, and we call it the shared neural AEMS (SNAEMS) decoding network. The simulation results show that the decoding performance of the proposed SNAEMS decoding network outperforms that of the conventional AEMS decoder, and its coding gain is gradually enhanced as the code length increases.
Цель работы – повышение производительности декодирования квазициклических LDPC–кодов для радиорелейной системы связи на основе многослойного планирования на графическом и центральном процессорах. В перечень решаемых задач входит: реализация программной модели TDMP декодеров на базе CPU и GPU на языках программирования C++ и CUDA; внесение методов повышения производительности; анализ помехоустойчивости и производительности реализованных декодеров; сравнение производительности с аналогичными разработками. В результате работы было продемонстрировано увеличение производительности до 42-х раз на CPU и до 3-х раз на GPU, по сравнению с исходными алгоритмами декодирования, используемыми в рассматриваемой радиорелейной системе. Показано, что предлагаемые реализации декодеров для GPU и CPU обеспечивают более высокую производительность, до 8.47 раз на GPU, и до 3.25 раз на CPU, по сравнению с аналогичными работами. Реализованные в работе алгоритмы могут быть использованы как часть приемного тракта сигналов радиорелейной системы связи. Использовались открытые образовательные ресурсы поиска и анализа информации. Использовались средства автоматизации (автоматизированной) разработки MATLAB, Visual Studio. Применены языки программирования MATLAB, C++, CUDA.
В статье рассматриваются способы упрощения расчета корректирующей способности LDPC-кодов и вероятности битовой ошибки при их использовании для случая применения порождающей матрицы канонического вида. В первой части статьи дано представление о кодировании LDPC, проанализированы узловые требования к порождающим матрицам, определены основные достоинства их канонического вида, отмечены способы обнаружения битовых ошибок на приемной стороне. Предложен алгоритм оценки корректирующей способности LDPC на основе статистических розыгрышей, приведена его схема, позволяющая смягчить имеющиеся в математических пакетах ограничения размерности матриц. Представлены результаты оценки максимального количества восстанавливаемых бит при использовании LDPC с разной кодовой скоростью. The article discusses ways to simplify the calculation of the correcting ability of LDPC codes and the probability of bit error when using them for the case of using a generator matrix of canonical form. In the first part of the article, an idea of LDPC coding is provided, nodal requirements for generator matrices are analyzed, the main advantages of their canonicalform are determined, and methods for detecting bit errors on the receiving side are noted. An algorithm for estimating the correcting ability of LDPC based on statistical drawings is proposed, and its scheme is given, which allows mitigating the limitations of the matrix dimension existing in mathematical packages. The results of estimating the maximum number of recoverable bits when using LDPC with different code rates are presented.