基于Min—Sum近似算法的QC—LDPC译码器

Abstract

由于BP算法中的非线性运算较复杂，实现中通常采用Min—Sum近似简化译码算法。针对译码过程中需要存储大量信息的问题，本文提出了一种基于Min—Sum近似算法的QC—LDPC译码器。通过重新安排Min—Sum近似算法中的运算，并将校验节点信息以一种压缩冗余的形式表示，大大减少了译码器所需的存储空间。针对QC—LDPC码校验矩阵准循环的特性，译码过程中以块为单位对信息进行更新，且可以实现多种消息传递调度策略。为进一步减少存储空间，对变量节点信息采用了非线性量化，根据密度演进理论对量化规则进行了优化。