Dans ce travail nous nous intéressons aux problèmes liés à l'amélioration des performances d'erreur des codes LDPC. Cette amélioration peut être faite pendant la construction des codes LDPC ou pendant leur processus de décodage. Nous concentrons notre attention vers l'amélioration du décodage. Nous proposons un algorithme de décodage itératif log-SPA modifié, qui minimise l'erreur du décodage pour les mots-codes qui ne peuvent pas être décodés par l'algorithme SPA connu. L'algorithme proposé est basé sur une dépendance entre le poids d'un syndrome et le poids de la séquence d'erreurs généré au cours des itérations du décodage. Nous analysons plus en détail cette dépendance et l'effet du décodage log-SPA moyenne sur les poids des vecteurs d'erreur et les poids du syndrome, et ce, sur les ensembles de piégeage. Concernant la construction des codes LDPC, on s'intéresse aux différents paramètres qui posent des problèmes dans la performance d'erreur : au plancher d'erreur, au périmètre du graphe de Tanner, à la distance minimale du code, aux ensembles de piégeage et aux ensembles d'arrêt. On présente différentes méthodes appliquées dans la construction des différents types de codes, pour éviter l'apparition des structures non-souhaitables dans le code. Nous faisons une comparaison entre la performance des codes pseudo-aléatoires et les codes structurés, basés sur les geometries finies euclidienne et géométrique. On présente aussi différentes méthodes de construction des codes LDPC quasi-cycliques, qui peuvent éviter la formation de certains types d'ensembles de piégeage. d'ensembles d'arrêt ainsi que les cycles courts dans le graphe de Tanner. Les méthodes proposées donnent de très bas planchers d'erreur et une faible complexité du codage.
L'informatique quantique promet de résoudre des problèmes classiquement insolvables. Il a connu une croissance rapide ces dernières années et plusieurs plateformes quantiques basées sur différentes technologies ont été proposées, soit par le milieu universitaire, soit par l'industrie. Des algorithmes quantiques ont également été développés pour surpasser en théorie leurs homologues classiques. Malgré les progrès, le matériel quantique d'aujourd'hui est toujours sensible au bruit et difficile à contrôler, ce qui empêche la démonstration de l'avantage quantique sur les ordinateurs quantiques développés à court terme. Il existe un écart entre les ressources nécessaires aux algorithmes quantiques et les implémentations matérielles bruitées. Cette thèse vise à contribuer à combler cet écart à l'aide de la co-conception matériel-logiciel, en se concentrant sur la compilation de circuits et l'atténuation des erreurs. En particulier, cette thèse étudie (1) Le problème de cartographie des qubits pour compiler un circuit sur le matériel quantique développé à court terme, en tenant compte de la contrainte matérielle. (2) Le mécanisme de programmation multiple pour améliorer l'utilisation du matériel quantique développé à court terme. (3) La comparaison multi-plateforme pour évaluer la technique de multi-programmation sur différentes plateformes quantiques. (4) Le découplage dynamique pour réduire les erreurs de décohérence et le phénomène de crosstalk. La thèse est conclue en discutant des futures directions de recherche pour permettre des applications quantiques sur du matériel quantique développé à court terme.
Compilation de circuits et atténuation des erreurs pour l'informatique quantique à court terme L'informatique quantique promet de résoudre des problèmes classiquement insolvables. Il a connu une croissance rapide ces dernières années et plusieurs plateformes quantiques basées sur différentes technologies ont été proposées, soit par le milieu universitaire, soit par l'industrie. Des algorithmes quantiques ont également été développés pour surpasser en théorie leurs homologues classiques. Malgré les progrès, le matériel quantique d'aujourd'hui est toujours sensible au bruit et difficile à contrôler, ce qui empêche la démonstration de l'avantage quantique sur les ordinateurs quantiques développés à court terme. Il existe un écart entre les ressources nécessaires aux algorithmes quantiques et les implémentations matérielles bruitées. Cette thèse vise à contribuer à combler cet écart à l'aide de la co-conception matériel-logiciel, en se concentrant sur la compilation de circuits et l'atténuation des erreurs. En particulier, cette thèse étudie (1) Le problème de cartographie des qubits pour compiler un circuit sur le matériel quantique développé à court terme, en tenant compte de la contrainte matérielle. (2) Le mécanisme de programmation multiple pour améliorer l'utilisation du matériel quantique développé à court terme. (3) La comparaison multi-plateforme pour évaluer la technique de multi-programmation sur différentes plateformes quantiques. (4) Le découplage dynamique pour réduire les erreurs de décohérence et le phénomène de crosstalk. La thèse est conclue en discutant des futures directions de recherche pour permettre des applications quantiques sur du matériel quantique développé à court terme.