Trapping sets bruités pour la sélection des décodeurs multi-niveaux des codes LDPC

Ludovic Danjean, David Declercq, Shiva Kumar Planjery +1 more

Frédéric Guilloud, Emmanuel Boutillon, Jacky Tousch

Adnan Landolsi Mohamed, Esa Alghonaim, El-Maleh Aiman

Franklin Cochachin

Dans cette thèse, deux décodeurs améliorés sont définis en utilisant un canal d’entrée quantifié avec seulement 3 ou 4 bits de précision pour les codes low-density parity-check (LDPC). Un algorithme de post-traitement pour les décodeurs itératifs de faible précision est également proposé. L'un des décodeurs proposés, appelé décodeur Noise-Against-Noise Min-Sum (NAN- MS), intègre une certaine quantité de perturbations aléatoires dues à une injection délibérée de bruit. L'autre des décodeurs proposés, appelé décodeur Sign-Preserving Min-Sum (SP-MS), conserve toujours le signe des messages et utilise toutes les combinaisons possibles pouvant être générées pour une précision donnée. De plus, le décodeur SP-MS peut réduire la précision de ses messages d'un bit tout en maintenant les mêmes performances de correction d'erreur. Le décodeur NAN-MS et le décodeur SP-MS présentent un gain de SNR pouvant atteindre 0,43 dB dans la région du waterfall de la courbe de performances. D'autre part, l'algorithme de post- processing proposé est très efficace et facilement adaptable aux décodeurs de faible précision. Pour le code IEEE ETHERNET, l'algorithme de post-processing implémenté dans un décodeur SP- MS de très faible précision permet de réduire le niveau d'erreur au-dessous d'un FER de 10-10. Sur un ASIC en technologie 28nm, une architecture entièrement parallèle du décodeur peut être mis en place sur une surface de 1.76 mm2, avec un débit de décodage de 319.34 Gbit/s et une efficacité matérielle de 181.44 Gbit/s/mm2.

Jing Sun, O.Y. Takeshita, Michael P. Fitz

Lucile Sassatelli

Cette thèse porte sur l'analyse et le design de codes de canal définis par des graphes creux. Le but est de construire des codes ayant de très bonnes performances sur de larges plages de rapports signal à bruit lorsqu'ils sont décodés itérativement. Dans la première partie est introduite une nouvelle classe de codes LDPC, nommés code LDPC hybrides. L'analyse de cette classe pour des canaux symétriques sans mé- moire est réalisée, conduisant à l'optimisation des paramètres, pour le canal gaussien à entrée binaire. Les codes LDPC hybrides résultants ont non seulement de bonnes proprié- tés de convergence, mais également un plancher d'erreur très bas pour des longueurs de mot de code inférieures à trois mille bits, concurrençant ainsi les codes LDPC multi-edge. Les codes LDPC hybrides permettent donc de réaliser un compromis intéressant entre ré- gion de convergence et plancher d'erreur avec des techniques de codage non-binaires. La seconde partie de la thèse a été consacrée à étudier quel pourrait être l'apport de méthodes d'apprentissage artificiel pour le design de bons codes et de bons décodeurs itératifs, pour des petites tailles de mot de code. Nous avons d'abord cherché comment construire un code en enlevant des branches du graphe de Tanner d'un code mère, selon un algorithme d'apprentissage, dans le but d'optimiser la distance minimale. Nous nous sommes ensuite penchés sur le design d'un décodeur itératif par apprentissage artificiel, dans l'optique d'avoir de meilleurs résultats qu'avec le décodeur BP, qui devient sous- optimal dès qu'il y a des cycles dans le graphe du code. Dans la troisième partie de la thèse, nous nous sommes intéressés au décodage quan- tifié dans le même but que précédemment : trouver des règles de décodage capables de décoder des configurations d'erreur difficiles. Nous avons proposé une classe de déco- deurs utilisant deux bits de quantification pour les messages du décodeur. Nous avons prouvé des conditions suffisantes pour qu'un code LDPC, avec un poids de colonnes égal à quatre, et dont le plus petit cycle du graphe est de taille au moins six, corrige n'importe quel triplet d'erreurs. Ces conditions montrent que décoder avec cette règle à deux bits permet d'assurer une capacité de correction de trois erreurs pour des codes de rendements plus élevés qu'avec une règle de décodage à un bit.