Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Log inSign up
Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Blog
Job Board
Q3AS

© 2026 Aqora Quantum S.A.S.

TermsPrivacyLegal Notice

Jornadas de jóvenes investigadores del I3A

Roque Fernández - Sintetizador de Frecuencia Tipo PLL con N-fraccional para Arquitecturas de Control y Lectura de Qubits

Published Jul 17, 2026• 0 citations
Publisher
DOI
10.26754/jji-i3a.202613569

Related papers

Gabriel López - Diseño de un amplificador de bajo ruido para lectura de qubits.

Diseño de un amplificador de bajo ruido para lectura de qubits.

Jornadas de jóvenes investigadores del I3A•Jul 28, 2025•0 citations

Diseño de un mezclador criogénico de RF para la etapa de lectura de bits cuánticos

Carmen Hernández Tomás, Gabriel López-Pinar, Carlos Sánchez‐Azqueta

Este trabajo presenta un mezclador activo para la lectura de qubits a 3-4 K. El mezclador se ha implementado con arquitectura de celda de Gilbert con técnica de inyección de corriente (current bleeding) en una tecnología CMOS de 65 nm.

Jornadas de jóvenes investigadores del I3A•Jul 17, 2026•0 citations

Mediciones colectivas y correlaciones cuánticas en sistemas de N-qubit

Ariana Muñoz Espinoza

•Jan 1, 2018•0 citations

Medidas de entrelazamiento cuántico de sistemas tripartitos de qubits y sus aplicaciones experimentales

Pedro Felipe Gardeazábal Rodríguez

•Jan 1, 2004•0 citations

Diseño de un amplificador de bajo ruido para la lectura de bits cuánticos

Gabriel López-Pinar, Carlos Sánchez Azqueta, Uxua Esteban Eraso

Este Trabajo Fin de Máster aborda el diseño de un amplificador de bajo ruido (LNA: Low-Noise Amplifier) destinado a la lectura de qubits superconductores en entornos criogénicos. Se ha partido de una etapa cascode, que es una combinación de etapas de puerta común (CG) y fuente común (CS), optimizada en ganancia y ruido, y que se amplía posteriormente a una arquitectura multietapa para incrementar el ancho de banda (BW). El diseño se ha implementado en tecnología CMOS de 65 nm, considerando modelos validados a bajas temperaturas. Las simulaciones han mostrado una ganancia de 31.6 dB, un ancho de banda de 3 GHz (en el rango de 3 a 6 GHz), una figura de ruido (NF) inferior a 5 dB en ese rango de frecuencias, un punto de intercepción de tercer orden referido a la entrada (IIP3) igual a -19.3 dBm, y un consumo inferior a 30 mW, cumpliendo así los requisitos exigidos para su integración en sistemas de computación cuántica.

•Jan 1, 2025•0 citations

A Fractional-N PLL Frequency Synthesizer for Qubit Readout and Control Architectures

Roque Fernández Maldonado, Uxua Esteban Eraso, F. Aznar +3 more

International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design•Jun 1, 2026•0 citations
Este Trabajo Fin de Máster aborda el diseño de un amplificador de bajo ruido (LNA: Low-Noise Amplifier) destinado a la lectura de qubits superconductores en entornos criogénicos. Se ha partido de una etapa cascode, que es una combinación de etapas de puerta común (CG) y fuente común (CS), optimizada en ganancia y ruido, y que se amplía posteriormente a una arquitectura multietapa para incrementar el ancho de banda (BW). El diseño se ha implementado en tecnología CMOS de 65 nm, considerando modelos validados a bajas temperaturas. Las simulaciones han mostrado una ganancia de 31.6 dB, un ancho de banda de 3 GHz (en el rango de 3 a 6 GHz), una figura de ruido (NF) inferior a 5 dB en ese rango de frecuencias, un punto de intercepción de tercer orden referido a la entrada (IIP3) igual a -19.3 dBm, y un consumo inferior a 30 mW, cumpliendo así los requisitos exigidos para su integración en sistemas de computación cuántica.