Architecture for hypergraph partitioning and circuit cutting in quantum computing systems with multiple processing units.
Waldemir Cambiucci
Nesta Tese, abordamos a escalabilidade de algoritmos para múltiplas Unidades de Processamento Quântico (QPUs), essencial para superar as limitações dos atuais dispositivos quânticos ruidosos de escala intermediária (NISQ). O foco está na redução do custo de comunicação entre QPUs, promovendo maior eficiência no particionamento e distribuição de circuitos em sistemas multi-QPU. Para circuitos estáticos, propomos estratégias baseadas em representações hipergráficas, utilizando heurísticas de particionamento ponderado que segmentam os circuitos em subcircuitos menores, reduzindo operações inter-QPU e acelerando o processo de corte. Essa abordagem contempla cenários balanceados e não-balanceados, diminuindo o custo de comunicação em circuitos complexos. Também aplicamos essa heurística em versões reduzidas das representações hipergráficas, obtendo cortes mais eficientes em circuitos maiores, superando métodos bipartidos convencionais. Para circuitos adaptativos, cuja sequência de operações depende de medições intermediárias, introduzimos um modelo de segmentação assistida, capaz de lidar com essa dinâmica em tempo real, um desafio inexistente em circuitos estáticos. Além disso, apresentamos uma arquitetura de gerenciamento de recursos quânticos que coordena o particionamento de circuitos estáticos e adaptativos, garantindo a escalabilidade prática de sistemas multi-QPU. Os resultados demonstram significativa redução no custo de comunicação e melhorias no desempenho do particionamento, contribuindo para soluções distribuídas mais eficientes e apoiando a construção de software quântico na era dos dispositivos ruidosos, em ambientes de computação quântica distribuída.
•Jul 8, 2025•0 citations