Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Log inSign up
Challenges
Datasets
Workspaces
Papers
Discussions
Leaderboard
Blog
Job Board
Q3AS

© 2026 Aqora Quantum S.A.S.

TermsPrivacyLegal Notice

Um estudo sobre a construção, desempenho e implementação em VHDL de códigos LDPC binários, irregulares e estruturados para aplicação em comunicações ópticas

Antônio Unias de Lucena

Published Oct 15, 2015• 0 citations
Publisher

Abstract

Um estudo sobre a construção, desempenho e implementação em VHDL de códigos LDPC binários, irregulares e estruturados para aplicação em comunicações ópticas CAMPINAS 2015
DOI
10.47749/t/unicamp.2015.960894

Related papers

Análise de desempenho de algoritmos de decodificação para códigos LDPC regulares

Fernanda Pinto Magalhães

Essa dissertacao tem como objetivo a analise de desempenho de algoritmos de decodificacao de codigos de verificacao de paridade de baixa densidade, os codigos LDPC. Neste estudo sao apresentadas as principais caracteristicas do codigo e sua construcao e tres algoritmos de decodificacao, para o codigo utilizado. Em um segundo momento tem-se a implementacao de um simulador no programa Simulink para analise de desempenho dos algoritmos com diferentes tamanhos de palavras-codigo e os desempenhos obtidos por simulacao sao comparados.

•Dec 11, 2007•0 citations

Construção e Análise de Desempenho de uma Classe de Códigos LDPC Irregulares e Estruturados Definidos sobre Campos Finitos de Inteiros

Pamela Dutra Dantas, Renato Filho

Resumo Este artigo apresenta um método de construção e analise de desempenho de uma classe de códigos LDPC (Low Density Parity Check) irregulares estruturados definidos sobre os campos finitos de inteiros Zp, sendo p um número primo maior que 2. A constelação da modulação PSK (phase-shift keying) pária é utilizada como base para a alocação dos símbolos de Zp.O desempenho destes códigos LDPC é avaliado em um canal perturbado por ruído aditivo gaussiano branco.

Anais de XXXV Simpósio Brasileiro de Telecomunicações e Processamento de Sinais•Jan 1, 2017•0 citations

Códigos Verificadores de Paridade de Baixa Densidade

Hugerles S. Silva, J. E. P. de Farias, Marcelo Sampaio de Alencar

Neste artigo sao apresentados aspectos gerais sobre a construcao, codificacao e decodificacao dos codigos verificadores de paridade de baixa densidade (LDPC – Low-Density Parity- Check). Essa classe de codigos, conhecida por proporcionar excelentes desempenhos quando aplicados em uma variedade de canais de comunicacao, e baseada em matrizes de verificacao de paridade esparsas. Quando comparado a outros esquemas de codificacao, os codigos LDPC apresentam uma maior capacidade de correcao de erros e um algoritmo de decodificacao menos complexo. Um algoritmo foi construido no MatLab para avaliar o desempenho da taxa de erro de bit (BER – Bit Error Rate) para enlaces opticos. Resultados recentemente publicados foram utilizados para validar o algoritmo.

Revista de Tecnologia da Informação e Comunicação•Oct 30, 2016•0 citations

Implementação algorítmica de códigos lineares para o canal aditivo com dois usuários binários

Maria de Lourdes Melo Guedes Alcoforado

Nesta dissertação são abordados sistemas de comunicação de acesso múltiplo, isto é, sistemas consistindo de um único receptor e de mais de um transmissor. Em particular, é dada ênfase ao caso em que dois usuários binários transmitem em um canal aditivo, para um único receptor. Foram construídos vários códigos lineares para este modelo de canal a partir da implementação de um algoritmo proposto na literatura, porém até então não implementado. Este algoritmo fornece, para um dado código linear de um dos usuários, o código (nãolinear) de máxima cardinalidade para o outro usuário, especificando o seu dicionário. Para a classe de códigos lineares fortemente ortogonais foi obtida uma expressão analítica para o número total de palavras-código, a partir da decomposição do código original numa seqüência equivalente finita de códigos de repetição concatenados. O conceito de códigos fortemente ortogonais balanceados foi introduzido, e foi verificado através de busca exaustiva para diversos valores dos parâmetros, que estes códigos possuem a mais alta taxa de transmissão atingível com este tipo de construção

•Jan 1, 1999•0 citations

Descrição em VHDL de algoritmos quânticos

Pedro Henrique G. Marchi, Renata Reiser, Mauricio Lima Pilla

Relevantes aplicações do VHDL (VHSIC Hardware Description Language) [4] estão no campo da programação de dispositivos lógicos como FPGA e das aplicações específicas de circuitos integrados ASICs (Application Specific Integrated Circuits). Ao contrário da programação essencialmente baseada em computações sequenciais, no VHDL a programação é concorrente. Ao evitar a limitação gerada pelo acesso à memória sequencial, torna-se uma linguagem atrativa para execução de algoritmos paralelos. Pela geração do código VHDL e aplicação de FPGAs, tem-se uma opção para gerar um aumento significativo na velocidade e no número de qubits quando da simulação quântica, fornecendo uma alternativa de análise e desenvolvimento de algoritmos quânticos. Assim, a motivação para uso de VHDL neste trabalho é buscar uma descrição dos circuitos quânticos a partir dos padrões estabelecidos para os circuitos clássicos. A principal contribuição na atual etapa de trabalho, é viabilizar a simulação do paralelismo quântico associada às portas unitárias que compõem um conjunto universal para manipulação de circuitos quânticos. Em particular, uma biblioteca de métodos para especificação de coeficientes, os quais são definidos por números complexos normalizados, está em desenvolvimento incluindo operações aritméticas e considerando a representação polar, baseada no módulo e ângulo. O principal objetivo é o desenvolvimento de uma extensão da biblioteca qEx-VHDL, pela construção de um módulo qEx-VHDL-FP, contendo funções específicas para manipulação de qubits e portas lógicas unidimensionais [1], [2]. Se um bit de informação pode armazenar um dos dois valores 0 ou 1, um registrador clássico de n bits pode armazenar um conjunto de 2n elementos ({0, 1, ..., 2n-1}) por vez. No computador quântico, a unidade básica de informação é o qubit, interpretado por um vetor bidimensional do espaço de Hilbert, o qual é definido como um espaço vetorial complexo munido do produto interno [Nielsen e Chuang 2000]. Além de armazenar 0 ou 1, o qubit também armazena a superposição de ambos 0 e 1. Assim, a representação de um qubit na representação de Dirac é dada pela expressão Ψ α 0 β 1 , onde α e β são as amplitudes dos estados básicos, números complexos normalizados ( 1). Mais especificamente, α(ρα,θα) e β(ρβ,θβ) são a representação polar definida pelo módulo e ângulo dos respectivos coeficientes do qubit Ψ . A transformação dos possíveis estados de registradores quânticos pode ser modelada por operadores unitários, referidos como portas quânticas. Tais dispositivos quânticos podem executar uma operação unitária fixada, sobre qubits selecionados, em período determinado no tempo. Um operador unitário U é interpretado como uma matriz unitária U. Operadores quânticos de um qubit são denominados portas elementares. Outras operações não unitárias são operadores de controle e medida (neste caso, interpretadas por projeções do vetor correspondente ao qubit sobre um par de subespaços ortogonais) [3]. Para a realização dos cálculos, consideramos o número complexo a na notação polar, (cos ) , sendo indicando o módulo e o ângulo correspondente. Essa notação reduz significativamente o número de cálculos em algumas operações se comparada com a notação algébrica. Nas operações de multiplicação e exponenciação, tem-se: (cos ( ) ( )); (cos () ()). Nesta representação são realizados cálculos apenas sobre os valores do módulo e do ângulo de cada um dos complexos. Estas vantagens que se aplicam na etapa de modelagem dos dados também são estendidas na especificação em VHDL, pois é possível fazer uma descrição simplificada, e consequentemente, a geração de hardware mais simples para executar as operações (aritméticas). Na Figura 1, análoga às demais operações, tem-se os cálculos da multiplicação, que foram otimizados em apenas um operador e a implementação dos valores utiliza um sistema de Ponto Flutuante, com precisão de 32 bits, 1 bit de sinal, expoentes de 8 bits e mantissa de 23 bits. Figura 1: Biblioteca qEx-VHDL-FP – Multiplicações de Complexos

Proceeding Series of the Brazilian Society of Computational and Applied Mathematics•Aug 25, 2015•0 citations

Desempenho e potência de decodificadores LDPC aplicáveis a sistemas ópticos

Tiago Carneiro de Lima

•Jan 1, 2012•0 citations
Essa dissertacao tem como objetivo a analise de desempenho de algoritmos de decodificacao de codigos de verificacao de paridade de baixa densidade, os codigos LDPC. Neste estudo sao apresentadas as principais caracteristicas do codigo e sua construcao e tres algoritmos de decodificacao, para o codigo utilizado. Em um segundo momento tem-se a implementacao de um simulador no programa Simulink para analise de desempenho dos algoritmos com diferentes tamanhos de palavras-codigo e os desempenhos obtidos por simulacao sao comparados.
Neste artigo sao apresentados aspectos gerais sobre a construcao, codificacao e decodificacao dos codigos verificadores de paridade de baixa densidade (LDPC – Low-Density Parity- Check). Essa classe de codigos, conhecida por proporcionar excelentes desempenhos quando aplicados em uma variedade de canais de comunicacao, e baseada em matrizes de verificacao de paridade esparsas. Quando comparado a outros esquemas de codificacao, os codigos LDPC apresentam uma maior capacidade de correcao de erros e um algoritmo de decodificacao menos complexo. Um algoritmo foi construido no MatLab para avaliar o desempenho da taxa de erro de bit (BER – Bit Error Rate) para enlaces opticos. Resultados recentemente publicados foram utilizados para validar o algoritmo.
Nesta dissertação são abordados sistemas de comunicação de acesso múltiplo, isto é, sistemas consistindo de um único receptor e de mais de um transmissor. Em particular, é dada ênfase ao caso em que dois usuários binários transmitem em um canal aditivo, para um único receptor. Foram construídos vários códigos lineares para este modelo de canal a partir da implementação de um algoritmo proposto na literatura, porém até então não implementado. Este algoritmo fornece, para um dado código linear de um dos usuários, o código (nãolinear) de máxima cardinalidade para o outro usuário, especificando o seu dicionário. Para a classe de códigos lineares fortemente ortogonais foi obtida uma expressão analítica para o número total de palavras-código, a partir da decomposição do código original numa seqüência equivalente finita de códigos de repetição concatenados. O conceito de códigos fortemente ortogonais balanceados foi introduzido, e foi verificado através de busca exaustiva para diversos valores dos parâmetros, que estes códigos possuem a mais alta taxa de transmissão atingível com este tipo de construção
Relevantes aplicações do VHDL (VHSIC Hardware Description Language) [4] estão no campo da programação de dispositivos lógicos como FPGA e das aplicações específicas de circuitos integrados ASICs (Application Specific Integrated Circuits). Ao contrário da programação essencialmente baseada em computações sequenciais, no VHDL a programação é concorrente. Ao evitar a limitação gerada pelo acesso à memória sequencial, torna-se uma linguagem atrativa para execução de algoritmos paralelos. Pela geração do código VHDL e aplicação de FPGAs, tem-se uma opção para gerar um aumento significativo na velocidade e no número de qubits quando da simulação quântica, fornecendo uma alternativa de análise e desenvolvimento de algoritmos quânticos. Assim, a motivação para uso de VHDL neste trabalho é buscar uma descrição dos circuitos quânticos a partir dos padrões estabelecidos para os circuitos clássicos. A principal contribuição na atual etapa de trabalho, é viabilizar a simulação do paralelismo quântico associada às portas unitárias que compõem um conjunto universal para manipulação de circuitos quânticos. Em particular, uma biblioteca de métodos para especificação de coeficientes, os quais são definidos por números complexos normalizados, está em desenvolvimento incluindo operações aritméticas e considerando a representação polar, baseada no módulo e ângulo. O principal objetivo é o desenvolvimento de uma extensão da biblioteca qEx-VHDL, pela construção de um módulo qEx-VHDL-FP, contendo funções específicas para manipulação de qubits e portas lógicas unidimensionais [1], [2]. Se um bit de informação pode armazenar um dos dois valores 0 ou 1, um registrador clássico de n bits pode armazenar um conjunto de 2n elementos ({0, 1, ..., 2n-1}) por vez. No computador quântico, a unidade básica de informação é o qubit, interpretado por um vetor bidimensional do espaço de Hilbert, o qual é definido como um espaço vetorial complexo munido do produto interno [Nielsen e Chuang 2000]. Além de armazenar 0 ou 1, o qubit também armazena a superposição de ambos 0 e 1. Assim, a representação de um qubit na representação de Dirac é dada pela expressão Ψ α 0 β 1 , onde α e β são as amplitudes dos estados básicos, números complexos normalizados ( 1). Mais especificamente, α(ρα,θα) e β(ρβ,θβ) são a representação polar definida pelo módulo e ângulo dos respectivos coeficientes do qubit Ψ . A transformação dos possíveis estados de registradores quânticos pode ser modelada por operadores unitários, referidos como portas quânticas. Tais dispositivos quânticos podem executar uma operação unitária fixada, sobre qubits selecionados, em período determinado no tempo. Um operador unitário U é interpretado como uma matriz unitária U. Operadores quânticos de um qubit são denominados portas elementares. Outras operações não unitárias são operadores de controle e medida (neste caso, interpretadas por projeções do vetor correspondente ao qubit sobre um par de subespaços ortogonais) [3]. Para a realização dos cálculos, consideramos o número complexo a na notação polar, (cos ) , sendo indicando o módulo e o ângulo correspondente. Essa notação reduz significativamente o número de cálculos em algumas operações se comparada com a notação algébrica. Nas operações de multiplicação e exponenciação, tem-se: (cos ( ) ( )); (cos () ()). Nesta representação são realizados cálculos apenas sobre os valores do módulo e do ângulo de cada um dos complexos. Estas vantagens que se aplicam na etapa de modelagem dos dados também são estendidas na especificação em VHDL, pois é possível fazer uma descrição simplificada, e consequentemente, a geração de hardware mais simples para executar as operações (aritméticas). Na Figura 1, análoga às demais operações, tem-se os cálculos da multiplicação, que foram otimizados em apenas um operador e a implementação dos valores utiliza um sistema de Ponto Flutuante, com precisão de 32 bits, 1 bit de sinal, expoentes de 8 bits e mantissa de 23 bits. Figura 1: Biblioteca qEx-VHDL-FP – Multiplicações de Complexos