Optimización de Circuitos para la Preparación de Estados Lógicos en Códigos Polares Cuánticos
Handy Kurniawan, Carmen G. Almudéver, Francisco García-Herrero
La implementación de métodos eficientes para la corrección de errores cuánticos requiere la utilización de códigos de baja redundancia, cuya función es minimizar el número de qubits físicos necesarios por qubit lógico.Los códigos polares cuánticos son candidatos para este fin debido a que por definición pueden alcanzar la capacidad del canal mediante una codificación recursiva eficiente. Sin embargo, la fase de preparación del estado lógico constituye un cuello de botella, frecuentemente condicionado por un elevado sobrecoste de puertas y medidas. En el presente estudio, se expone una metodología para el código polar Q1 que mitiga el sobrecoste de recursos mediante una optimización del circuito en el número de puertas y medidas.La propuesta ha sido evaluada mediante el entorno de simulación Stim, utilizando modelos de ruido a nivel de circuito sobre una topología que presenta conectividad all-to-all.El análisis realizado revela que la optimización de este trabajo aumenta la tasa de preparación de estados lógicos exitosos mientras mantiene o reduce las tasas de error lógico. A modo de ejemplo, para N=16, las optimizaciones producen mejoras en ambos estados lógicos.Para el estado lógico |+>, la propuesta incrementa la tasa de preparación hasta en un 34%, y mejora las tasas de error lógico hasta en un 63% en comparación con los valores de referencia. De igual manera, se evidencia un incremento en la tasa de preparación de hasta el 42% y una reducción en la tasa de error lógico de hasta el 69% para el estado lógico |0>.
•Jun 30, 2026•0 citations