LDPC 복호기의 성능과 하드웨어 복잡도는 양자화 과정의 설계 변수인 클리핑 임계치(clipping threshold) c th 와 양자화 비트 수 q, 그리고 복호과정의 최대 반복 횟수에 의존한다. 본 논문에서는 이상적인 Min-Sum 알고리즘과 양자화된 Min-Sum 알고리즘을 비교하기 위해서 시뮬레이션을 통해 클리핑 임계치 c th 와 양자화 비트 수 q에 따른 LDPC 부호의 비트 오율 성능을 평가하였다. 시뮬레이션 결과 클리핑 임계치 c th = 2.5, 양자화 비트 수 q = 6일 경우에 이상적인 Min-Sum 알고리즘에 가장 근접한 비트 오율이 나타남을 확인할 수 있었다. 또한 반복 횟수의 통계적 분석을 통한 반복 횟수의 확률 밀도 함수를 이용하여 q와 반복 횟수에 따른 복호 복잡도를 계산하고, 부호어 에러율(word error rate; WER) 성능을 추정하였다. 이상의 결과는 LDPC 복호기 설계에서 부호의 성능과 복호 복잡도 사이의 절충을 위해 사용될 수 있다.
LDPC 부호에 대한 반복 복호 알고리즘의 복잡 도를 개선하기 위해 min-sum 알고리즘과 같은 여러 가지 종류의 복호 알고리즘들이 제시되어 왔다. 이들은 체크 노드 메시지 함수를 단순화하여 복잡 도를 줄이는 것으로 복잡 도는 감소되었지만 SPA 알고리즘에 비해 성능 차이가 약 0.5[㏈]의 값을 가지며 무시할 수 없는 성능 열화로 개선이 필요하다. 본 논문에서는 체크 노드 메시지 함수를 역함수 형태로 근사 화하여 복잡 도를 줄이는 복호 알고리즘을 제안한다. 시뮬레이션 결과 제안된 알고리즘은 min-sum 알고리즘이 가지고 있는 복잡도 개선 효과를 유지하면서도 sum-product 알고리즘의 성능과 약 0.1[㏈] 이내의 근접한 값을 보였다.
본 논문에서는 이중 대각 부행렬에 근거한 결정적 LDPC 부호의 일종인 반집합 대수 LDPC 행렬이라는 새로운 LDPC 부호의 구성을 제시한다. 이러한 구성 방법에 의해 일종의 high rate LDPC 부호를 얻게 되며, 이 부류의 부호들은 큰 girth와 양호한 최소거리 특성을 갖는다. 또한, 순환 시프트 레지스터를 이용한 단순한 병렬 어레이 구조로 구현할 수 있으며, 반복 복호에 의해 용이하게 처리될 수 있다.
본 논문에서, 우리는 다수의 짧은 주기들을 추가함으서 LDPC 부호의 성능을 향상 시킨다. 짧은 주기, 특히 길이가 4인 주기는 만약 표준 BP 복호가 쓰인다면 LDPC 부호의 성능을 저하시킨다. 그래서 현재의 연구들은 성능 높은 LDPC 부호를 설계하기 위하여 길이가 4인 주기들을 없애는데 초점을 맞추고 있다. 우리는 만약 수정된 BP복호를 사용하면 다수의 길이가 4인 주기들은 LDPC 부호의 성능을 향상 시키는 것을 발견했다. 본 논문에서는 다수의 짧은 주기들을 가진 LDPC 부호를 위한 수정된 BP 복호 알고리즘이 소개되고 또한 다수의 짧은 주기들을 가지는 LDPC 부호의 수정된 BP 복호성능이 짧은 주기를 가지지 않는 LDPC 부호의 표준 BP 복호 성능보다 우수함을 보였다.